List of Figures
. . . . . . . . . . . . . . . . . . . . . . .
2
The double precision floating point format
. . . . . . . . . . . . . . . . . . 11
Addition between the whole 64bit words
. . . . . . . . . . . . . . . . . . . 16
Addition between the two 32bit words
. . . . . . . . . . . . . . . . . . . . 17
Addition between the four 16bit
. . . . . . . . . . . . . . . . . . . . . . . . 17
Addition between the 8 8bit words
. . . . . . . . . . . . . . . . . . . . . . 17
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 22
ALU simulating an addi operation
. . . . . . . . . . . . . . . . . . . . . . 24
Carry out drive between two 64 bit numbers
. . . . . . . . . . . . . . . . . 25
Carry out drive between four 32 bit numbers
. . . . . . . . . . . . . . . . 25
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 25
2.11 Odd indexed multiplication
. . . . . . . . . . . . . . . . . . . . . . . . . . 26
2.12 Even indexed multiplication
. . . . . . . . . . . . . . . . . . . . . . . . . . 26
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 27
2.15 The ”jump” instruction decoding
. . . . . . . . . . . . . . . . . . . . . . . 30
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 40
. . . . . . . . . . . . . . . . . . . . . . . . . 40
. . . . . . . . . . . . . . . . . . . . . . . . . 41
. . . . . . . . . . . . . . . . . . . . . . . . 43
. . . . . . . . . . . . . . . . . . . . . . . . . . 45
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 50
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
Mirror RTL schematic for data propagation
. . . . . . . . . . . . . . . . . 52
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 52
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 53
The processor initialization process
. . . . . . . . . . . . . . . . . . . . . . 53
The execution completion stage
. . . . . . . . . . . . . . . . . . . . . . . . 54
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . 55
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
The basic block of a Xilinx XC4000 FPGA
. . . . . . . . . . . . . . . . . 60
. . . . . . . . . . . . . . . . . . . . . . . . . . . 62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
viii