background image

Κατάλογος Πινάκων

2.1

Οικογένεια αλγορίθµων SHA.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

26

2.2

SHA-1 γύροι, στρογγυλές συναρτήσεις, βήµατα και σταθερές

.

.

.

.

.

28

2.3

Οι τέσσερις µορϕές του SHA-3.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

39

2.4

Η σταθερή τιµή

r[x, y] στο βήµα r (rho). . . . . . . . . . . . . . . . . .

45

2.5

Σταθερές τιµές

RC

i

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

48

3.1

Σύνοψη

των

δηµοσιευµένων

προσεγγίσεων

της

τεχνικής

διασωλήνωσης για τον αλγόριθµο SHA-3.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

58

3.2

Επιλογή µήκος εξόδου.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

60

3.3

Οι θέσεις για καθένα από τα 7-bit όπου έχουν την τιµή 1. .

.

.

.

.

.

.

.

62

3.4

Παράδειγµα της νέας µορϕής του

RC

6

στο βήµα

ι (iota).

.

.

.

.

.

.

.

62

3.5

Η νέα µορϕή

RC

i

του βήµατος

ι (iota). . . . . . . . . . . . . . . . . . .

63

3.6

Μετρήσεις

απόδοσης

των

δύο

µεθόδων

βελτιστοποίησης

διοχετεύσεων

υλικού

για

τον

SHA-3

όταν

εϕαρµόζονται

στα

Virtex-5, Virtex-6 και Virtex-7 FPGA.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

68

3.7

Η

κατανάλωση

ενέργειας

των

δύο

τεχνικών

βελτιστοποίησης

µε

διασωλήνωση για το SHA-3 όταν εϕαρµόζεται στα Virtex-5, Virtex-6

και Virtex-7 FPGA.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

68

3.8

Αποτελέσµατα και συγκρίσεις ρυθµαπόδοσης για καθένα από τα

µήκη εξόδου (224, 256, 384 και 512 bit) για τον αλγόριθµο SHA-3.

.

.

.

71

3.9

Αποτελέσµατα και συγκρίσεις της αποδοτικότητας για κάθε µήκος

εξόδου (224, 256, 384 και 512 bit) για τον αλγόριθµο SHA-3.

.

.

.

.

.

.

72

4.1

Οι τέσσερις διαϕορετικές τιµές για το επιλεγµένο µήκος εξόδου του

Αλγόριθµου SHA-3.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

83

4.2

Ειδικές θέσεις για τα 7 bits µε τιµή 1

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

88

4.3

Η απλουστευµένη δοµή των σταθερών γύρου

RC

i

στο βήµα

ι του

αλγορίθµου SHA-3.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

88

4.4

Παράδειγµα της απλουστευµένης δοµής του

RC

[

3] στο βήµα ι. . . . .

89

4.5

Τα αποτελέσµατα της εϕαρµογής όσον αϕορά την ρυθµαπόδοση και

τη σύγκριση. .

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

92

4.6

Τα αποτελέσµατα της εϕαρµογής από άποψη αποδοτικότητας και

σύγκρισης.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

93

5.1

Περίγραµµα µε πρόσϕατες δηµοσιεύσεις για τον αλγόριθµο SHA-3. .

.

105

5.2

Τα µήκη εξόδου του SHA-3 και οι παράµετροι (r,c).

.

.

.

.

.

.

.

.

.

.

.

107

5.3

Οι τυπικές τιµές RC 64-bit.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

.

110

xiv