79
•
Προτείνεται
µια
στρατηγική
επιτάχυνσης
και
βελτιστοποίησης
αρχιτεκτονικού σχεδιασµού, η οποία βασίζεται στην τεχνική ξετυλίγµατος
(unrolling)
του
αλγορίθµου
SHA-3.
Η
προσέγγισή
µας
επιτυγχάνει
σηµαντική
επιτάχυνση
και
µεγιστοποίηση
των
µετρικών
ρυθµαπόδοσης
και αποδοτικότητας σε συσκευές FPGA, καθιστώντας την ιδανική επιλογή για
απαιτητικές κρυπτογραϕικές εϕαρµογές υψηλής απόδοσης.
•
Η
ορθότητα
και
η
αξιοπιστία
της
προτεινόµενης
αρχιτεκτονικής
επιβεβαιώθηκαν µε τη χρήση επίσηµων δοκιµαστικών σεναρίων που έχουν
καθιερωθεί από το Εθνικό Ινστιτούτο Προτύπων και Τεχνολογίας. Παράλληλα,
διενεργήθηκε εκτεταµένη συγκριτική ανάλυση, κατά την οποία εξετάστηκαν
λεπτοµερώς
η
απαιτούµενη
επιϕάνεια
υλικού,
οι
επιδόσεις
ως
προς
τη
ρυθµαπόδοση, η συχνότητα λειτουργίας και η συνολική αποδοτικότητα του
συστήµατος. Τα αποτελέσµατα αυτά συγκρίθηκαν µε εκείνα που αναϕέρονται
στη
διεθνή
βιβλιογραϕία,
αναδεικνύοντας
σαϕώς
τη
συνεισϕορά
της
προτεινόµενης λύσης σε ό,τι αϕορά την επιτάχυνση και τη βελτιστοποίηση
της απόδοσης.
Το
υπόλοιπο
κεϕάλαιο
οργανώνεται
ως
εξής:
Στην
Ενότητα
παραθέτουµε
τις σχετικές µελέτες που είναι παρόµοιες µε την έρευνά µας.
Στην ενότητα 4.4
περιγράϕεται η επιταχυνόµενη προτεινόµενη υλοποίηση του αλγορίθµου SHA-3 σε
πλακέτες FPGA. Στην Ενότητα 4.5, παρουσιάζουµε τα πειραµατικά αποτελέσµατα
της µελέτης µας. Στην Ενότητα 4.6, συζητάµε τα αποτελέσµατα της µεθόδου µας και
την συγκρίνουµε µε άλλες σχετικές έρευνες. Τέλος, στην Ενότητα 4.7 συνοψίζονται
τα βασικά συµπεράσµατα της παρούσας µελέτης και διατυπώνονται προτάσεις για
µελλοντική έρευνα.
4.3
Σχετικές εργασίες ξετυλίγµατος υλικού
Η
κρυπτογραϕική
ερευνητική
κοινότητα
έχει
επιδείξει
έντονο
ενδιαϕέρον
στη
βελτιστοποίηση µοντέλων,
αρχιτεκτονικών και στρατηγικών για την υλοποίηση
του αλγορίθµου SHA-3 σε συσκευές FPGA [141, 175, 176].
Πλήθος προτεινόµενων
αρχιτεκτονικών αποσκοπούν στην επίτευξη υψηλότερης ρυθµαπόδοσης, αυξηµένης
αποδοτικότητας και ανώτερης συχνότητας λειτουργίας, ενώ παράλληλα επιδιώκουν
τη
µείωση
της
απαιτούµενης
επιϕάνειας
και
της
κατανάλωσης
ενέργειας
στην
πλατϕόρµα FPGA [148, 177–182]. Παρά τη σηµαντική πρόοδο που έχει συντελεστεί,