Βιβλιογραϕία

151

[142]

Khai-Minh Ma, Duc-Hung Le, Cong-Kha Pham, and Trong-Thuc Hoang. Design

of an SoC Based on 32-Bit RISC-V Processor with Low-Latency Lightweight

Cryptographic Cores in FPGA.

Future Internet, 15(5):186, 2023.

[143]

Soufiane

El

Moumni,

Mohamed

Fettach,

and

Abderrahim

Tragha.

High

throughput implementation of SHA3 hash algorithm on field programmable

gate array (FPGA).

Microelectronics Journal, 93:104615, 2019.

[144]

Ming Ming Wong, Jawad Haj-Yahya, Suman Sau, and Anupam Chattopadhyay.

A new high throughput and area efficient SHA-3 implementation. In

2018 IEEE

International Symposium on Circuits and Systems (ISCAS), pages 1–5. IEEE, 2018.

[145]

Arshad Aziz et al.

A low-power SHA-3 designs using embedded digital signal

processing slice on FPGA.

Computers & Electrical Engineering, 55:138–152, 2016.

[146]

George Provelengios,

Paris Kitsos,

Nicolas Sklavos,

and Christos Koulamas.

FPGA-based design approaches of keccak hash function. In

2012 15th Euromicro

Conference on Digital System Design, pages 648–653. IEEE, 2012.

[147]

Hassen Mestiri, Fatma Kahri, Mouna Bedoui, Belgacem Bouallegue, and Mohsen

Machhout.

High

throughput

pipelined

hardware

implementation

of

the

KECCAK hash function. In

2016 International Symposium on Signal, Image, Video

and Communications (ISIVC), pages 282–286. IEEE, 2016.

[148]

Magnus Sundal and Ricardo Chaves.

Efficient FPGA implementation of the

SHA-3 hash function. In

2017 IEEE Computer Society Annual Symposium on VLSI

(ISVLSI), pages 86–91. IEEE, 2017.

[149]

Lenos Ioannou, Harris E Michail, and Artemios G Voyiatzis. High performance

pipelined FPGA implementation of the SHA-3 hash algorithm.

In

2015 4th

Mediterranean Conference on Embedded Computing (MECO), pages 68–71. IEEE,

2015.

[150]

George S Athanasiou, George-Paris Makkas, and Georgios Theodoridis.

High

throughput pipelined FPGA implementation of the new SHA-3 cryptographic

hash

algorithm.

In

2014 6th International Symposium on Communications,

Control and Signal Processing (ISCCSP), pages 538–541. IEEE, 2014.

[151]

Kris

Gaj,

Ekawat

Homsirikamol,

Marcin

Rogawski,

Rabia

Shahid,

and

Malik Umar Sharif. Comprehensive evaluation of high-speed and medium-speed