121
Ο
Πίνακας
εµϕανιζει
την
σύγκριση
των
δύο
µεθόδων
βελτιστοποίησης
διοχετεύσεων
υλικού
για
την
υλοποίηση
του
αλγορίθµου
SHA-3
στις
συσκευές
FPGA
(Virtex-5,
Virtex-6,
και
Virtex-7)
αποκαλύπτει
σηµαντικές
διαϕορές
στην
ρυθµαπόδοση και την αποδοτικότητα των δύο προσεγγίσεων.
Πίνακας 6.1: Σύγκριση των δύο µεθόδων βελτιστοποίησης διοχετεύσεων υλικού στις
συσκευές FPGA (Virtex-5, Virtex-6, και Virtex-7).
Μετρικές
Μήκος
Πρώτη προτεινόµενη τεχνική
βελτιστοποίησης µε διασωλήνωση
όπου ο πρώτος αγωγός
τοποθετείται µετά το βήµα π
∆ευτερη προτεινόµενη τεχνική
βελτιστοποίησης µε διασωλήνωση
όπου ο πρώτος αγωγός
τοποθετείται µετά το βήµα θ
FPGA
Virtex-5
Virtex-6
Virtex-7
Virtex-5
Virtex-6
Virtex-7
Επιϕάνεια (slices)
1102
1146
1288
998
1042
1150
Συχνότητα (MHz)
374
392
446
402
422
478
Ρυθµαπόδοση
(Gbps)
r = 1152
17,952
18,816
21,408
19,296
20,256
22,944
r = 1088
16,955
17,771
20,219
18,224
19,131
21,669
r = 832
12,965
13,589
15,461
13,936
14,629
16,571
r = 576
8,976
9,408
10,704
9,648
10,128
11,472
Αποδοτικότητα
(Mbps/slices)
r = 1152
16,29
16,42
16,62
19,33
19,44
19,95
r = 1088
15,39
15,51
15,70
18,26
18,36
18,84
r = 832
11,77
11,86
12,00
13,96
14,04
14,41
r = 576
8,15
8,21
8,31
9,67
9,72
9,98
Η
ενσωµάτωση
ενός
καταχωρητή
αµέσως
µετά
το
βήµα
θ αναδεικνύεται ως
µία κρίσιµης σηµασίας τεχνική για τη βελτίωση της απόδοσης της συνάρτησης
µετάθεσης του αλγορίθµου SHA-3.
Αυτό το βήµα, αναγνωριζόµενο ως το πλέον
υπολογιστικά απαιτητικό µέρος της διαδικασίας, καταλαµβάνει περισσότερο από
το µισό του συνολικού υπολογιστικού χρόνου.
Ο καταχωρητής,
ως προσωρινή
µονάδα αποθήκευσης, αποθηκεύει τα υπολογισµένα bit ισοτιµίας, διαγράϕοντας την
ανάγκη για επαναλαµβανόµενη πρόσβαση σε ολόκληρο τον πίνακα καταστάσεων
και µειώνοντας σηµαντικά την κίνηση δεδοµένων και τον επανυπολογισµό.
Αυτή
η
τακτική
µειώνει
δραστικά
το
υπολογιστικό
ϕορτίο
και
τις
απαιτήσεις
πόρων
στα
επόµενα
στάδια,
ενισχύοντας
την
αποδοτικότητα
και
τη
ρυθµαπόδοση
του
αλγορίθµου.
Επιπροσθέτως,
η
απλοποίηση
της
ροής
δεδοµένων
εντός
του
αλγορίθµου επιτρέπει ταχύτερη και πιο αποτελεσµατική επεξεργασία. Η εϕαρµογή
αυτής
της
βελτιστοποίησης,
εποµένως,
συµβάλλει
στην
ελαχιστοποίηση
του
συνολικού κόστους υλοποίησης του SHA-3, βελτιστοποιώντας παράλληλα τη χρήση
πόρων.
Αντιθετικά, η τοποθέτηση ενός καταχωρητή µετά το βήµα
π προσϕέρει βελτίωση
στην
απόδοση
του
αλγορίθµου,
αλλά
σε
µικρότερο
βαθµό
σε
σχέση
µε
την
τοποθέτηση µετά το βήµα
θ. Το βήµα π εµπλέκεται κυρίως στην αναδιάταξη της
σειράς των bit στον πίνακα καταστάσεων και ο υπολογισµός του απαιτεί λιγότερη
ενταση σε σύγκριση µε το βήµα
θ. Συνεπώς, ενώ η εισαγωγή του καταχωρητή µετά