91

 

[36] 

Κ.  Μπαρκάτσας,  “Υλοποίηση  ML-AI  σε  high-end  FPGA,”  Αριστοτέλειο  Πανεπιστήμιο 

Θεσσαλονίκης, 2022. [Online]. Available: https://ikee.lib.auth.gr/record/342735/?ln=el 

[37] 

“Directives • UltraFast Design Methodology Guide for FPGAs and SoCs (UG949) • Reader • 

AMD  Technical  Information  Portal.”  Accessed:  Jun.  15,  2024.  [Online].  Available: 
https://docs.amd.com/r/en-US/ug949-vivado-design-methodology/Directives 

[38] 

Κ. Π. Αξιώτης, “Υλοποίηση αλγορίθμου Wavelets σε FPGA με τη χρήση τεχνικών High-Level 

Synthesis,”  Αριστοτέλειο  Πανεπιστήμιο  Θεσσαλονίκης,  2020.  [Online].  Available: 
https://ikee.lib.auth.gr/record/315328?ln=el 

[39] 

“M_AXI  Resources  •  Vitis  High-Level  Synthesis  User  Guide  (UG1399)  •  Reader  •  AMD 

Technical 

Information 

Portal.” 

Accessed: 

Jun. 

15, 

2024. 

[Online]. 

Available: 

https://docs.amd.com/r/en-US/ug1399-vitis-hls/M_AXI-Resources 

[40] 

“S_AXILITE  Example  •  Vitis  High-Level  Synthesis  User  Guide  (UG1399)  •  Reader  •  AMD 

Technical 

Information 

Portal.” 

Accessed: 

Jun. 

15, 

2024. 

[Online]. 

Available: 

https://docs.amd.com/r/en-US/ug1399-vitis-hls/S_AXILITE-Example 

[41] 

“AXI 

Interconnect,” 

AMD. 

Accessed: 

Jun. 

15, 

2024. 

[Online]. 

Available: 

https://www.xilinx.com/products/intellectual-property/axi_interconnect.html 

[42] 

“Setting  up  the  SD  Card  Image,”  AMD.  Accessed:  Jun.  15,  2024.  [Online].  Available: 

https://www.amd.com/en/products/system-on-modules/kria/k26/kv260-vision-starter-
kit/getting-started-ubuntu/setting-up-the-sd-card-image.html 

[43] 

“Install  Ubuntu  on  AMD,”  Ubuntu.  Accessed:  Jun.  15,  2024.  [Online].  Available: 

https://ubuntu.com/download/amd 

[44] 

“Xilinx/kria-vitis-platforms.”  Xilinx,  Jun.  10,  2024.  Accessed:  Jun.  19,  2024.  [Online]. 

Available: https://github.com/Xilinx/kria-vitis-platforms 

[45] 

“PYNQ,” PYNQ. Accessed: Apr. 30, 2024. [Online]. Available: http://www.pynq.io/ 

[46] 

“IS-2_report.pdf.” 

Accessed: 

Jun. 

14, 

2024. 

[Online]. 

Available: 

https://archive.alvb.in/svn/VHDL/SHA256/reference/IS-2_report.pdf 

[47] 

R.  García,  I.  Algredo-Badillo,  M.  Morales-Sandoval,  C.  Feregrino,  and  R.  Cumplido,  “A 

compact FPGA-based processor for the Secure Hash Algorithm SHA-256,” Comput. Electr. Eng., 
vol. 40, Jan. 2013, doi: 10.1016/j.compeleceng.2013.11.014.