90 

[14] 

“AMD  Technical  Information  Portal.”  Accessed:  Jun.  18,  2024.  [Online].  Available: 

https://docs.amd.com/v/u/en-US/ug998-vivado-intro-fpga-design-hls 

[15] 

W. Green, “Beginning FPGA Graphics,” Project F. Accessed: Jun. 15, 2024. [Online]. Available: 

https://projectf.io/posts/fpga-graphics/ 

[16] 

“Difference between Verilog and VHDL - Naukri Code 360.” Accessed: Jun. 15, 2024. [Online]. 

Available: https://www.naukri.com/code360/library/difference-between-verilog-and-vhdl 

[17] 

“ModelSim,”  Wikipedia.  Mar.  17,  2023.  Accessed:  Jun.  15,  2024.  [Online].  Available: 

https://en.wikipedia.org/w/index.php?title=ModelSim&oldid=1145117528 

[18] 

“Intel Quartus Prime,” Wikipedia. May 09, 2024. Accessed: Jun. 15, 2024. [Online]. Available: 

https://en.wikipedia.org/w/index.php?title=Intel_Quartus_Prime&oldid=1223029127 

[19] 

“What is an FPGA? Field Programmable Gate Array,” AMD. Accessed: Jun. 15, 2024. [Online]. 

Available: https://www.xilinx.com/products/silicon-devices/fpga/what-is-an-fpga.html 

[20] 

“FPGA Video and Vision Solutions - Intel® FPGA,” Intel. Accessed: Jun. 15, 2024. [Online]. 

Available: https://www.intel.com/content/www/us/en/smart-
video/products/programmable/overview.html 

[21] 

“Vitis 

HLS.” 

Accessed: 

Jun. 

15, 

2024. 

[Online]. 

Available: 

https://www.xilinx.com/products/design-tools/vitis/vitis-hls.html 

[22] 

“Navigating Content by Design Process • Vitis High-Level Synthesis User Guide (UG1399) • 

Reader  •  AMD  Technical  Information  Portal.”  Accessed:  Jun.  15,  2024.  [Online].  Available: 
https://docs.amd.com/r/en-US/ug1399-vitis-hls/Navigating-Content-by-Design-Process 

[23] 

“Xilinx/PYNQ.”  Xilinx,  Jun.  14,  2024.  Accessed:  Jun.  15,  2024.  [Online].  Available: 

https://github.com/Xilinx/PYNQ 

[24] 

“Downloads,” 

AMD. 

Accessed: 

Jun. 

15, 

2024. 

[Online]. 

Available: 

https://www.xilinx.com/support/download.html 

[25] 

“SHA-2,”  Wikipedia.  Apr.  26,  2024.  Accessed:  May  08,  2024.  [Online].  Available: 

https://en.wikipedia.org/w/index.php?title=SHA-2&oldid=1220891789 

[26] 

A.  W.  Appel,  “Verification  of  a  Cryptographic  Primitive:  SHA-256,”  ACM  Trans.  Program. 

Lang. Syst., 2015. 

[27] 

“Announcing Approval of Federal Information Processing Standard (FIPS) 180-2, Secure Hash 

Standard;  a  Revision  of  FIPS  180-1,”  Federal  Register.  Accessed:  Jun.  15,  2024.  [Online]. 
Available: 

https://www.federalregister.gov/documents/2002/08/26/02-21599/announcing-

approval-of-federal-information-processing-standard-fips-180-2-secure-hash-standard-a 

[28] 

H. Gilbert and H. Handschuh, “Security Analysis of SHA-256 and Sisters,” in Selected Areas in 

Cryptography, M. Matsui and R. J. Zuccherato, Eds., Berlin, Heidelberg: Springer, 2004, pp. 175–
193. doi: 10.1007/978-3-540-24654-1_13. 

[29] 

J. Mehta, “SHA1 Vs. SHA256 - What’s the Difference Between?,” CheapSSLWeb.com Blog. 

Accessed: Jun. 15, 2024. [Online]. Available: https://cheapsslweb.com/blog/sha1-vs-sha256/ 

[30] 

W.  Penard  and  T.  van  Werkhoven,  “On  the  Secure  Hash  Algorithm  family,” 

blog.infocruncher.com, 

Available: 

https://blog.infocruncher.com/resources/ethereum-

whitepaper-annotated/On%20the%20Secure%20Hash%20Algorithm%20family%20(2008).pdf 

[31] 

Greg,  GitHub  Repository  “in3rsha/sha256-animation.”  May  27,  2024.  Accessed:  May  27, 

2024. [Online]. Available: https://github.com/in3rsha/sha256-animation 

[32] 

B. V. Fekete, GitHub Repository “fbv81bp/SHA2-256_in_VHDL: VHDL Secure Hash Algorithm 

2 

cores,” 

SHA2-256_in_VHDL. 

Accessed: 

Jun. 

15, 

2024. 

[Online]. 

Available: 

https://github.com/fbv81bp/SHA2-256_in_VHDL 

[33] 

K. Kv, “Kria KV260 Vision AI Starter Kit Data Sheet,” 2022. 

[34] 

“Zynq  UltraScale+  MPSoC,”  AMD.  Accessed:  May  27,  2024.  [Online].  Available: 

https://www.xilinx.com/products/silicon-devices/soc/zynq-ultrascale-mpsoc.html 

[35] 

“Zynq UltraScale+ MPSoC Data Sheet: Overview (DS891),” 2022.