


Diploma
Thesis

Κοζάνη // Ιούλιος 2024

Σχεδιασμός και υλοποίηση SoC σε αρχιτεκτονική ARM



Εργαστήριο Ρομποτικής, Ενσωματωμένων και
Ολοκληρωμένων Συστημάτων



Νίκου Ραφαήλ

Επιβλέπων: Δασυγένης Μηνάς

<http://arch.ece.uowm.gr/>

Πίνακας Περιεχομένων

01

Εισαγωγή

02

Θεωρητικό Υπόβαθρο

03

Ανάλυση Αλγορίθμου

04

Βελτίωση & Επικύρωση


05Σχεδίαση &
Υλοποίηση**06**

Μελλοντικές Βελτιώσεις




"Οι άνθρωποι δεν
ενδιαφέρονται για το τι
λες, ενδιαφέρονται για
το τι φτιάχνεις".

—Mark Zuckerberg,
Founder & CEO, Facebook 2024





01


Εισαγωγή

- ✓ Σκοπός της Υλοποίησης
 - ✓ Παρόμοια Συστήματα
- 

Σκοπός της Υλοποίησης



Δημιουργία ενός περιφερειακού συστήματος SHA-256 σε FPGA




Ενσωμάτωση του με έναν επεξεργαστή αρχιτεκτονικής τύπου ARM




Χρήση του περιφερειακού με προγραμματισμό σε Python στον επεξεργαστή

Παρόμοια Συστήματα



Δημιουργία συστήματος κρυπτογράφησης

- Kria KR260 Robotics Starter Kit
- Zynq® UltraScale+ MPSoC-based
- Axi Interconnect
- Vitis HLS
- Βιβλιοθήκη Pynq Python




Αλγόριθμος SHA-256

Υλοποίηση σε HDL στην πλακέτα Spartan 6 SP605 Evaluation Board [3]




Υλικό/Λογισμικό Σύστημα

Σύστημα για εξοικονόμηση ενέργειας στην πλακέτα Xilinx Zynq 7000 [2]



Πλακέτες Virtex 4,5,6



Ένας επεξεργαστής βασισμένος σε FPGA για τον αλγόριθμο ασφαλούς κατακερματισμού SHA-256 [4]



Θεωρητικό Υπόβαθρο

- ✓ Εξέλιξη και χρήση των FPGA
- ✓ Προγράμματα που αξιοποιήθηκαν

Θεωρητικό Υπόβαθρο 1/2




- ❖ Ταχύτητα
- ❖ Παραμετροποίηση
- ❖ Ευελιξία
- ❖ Ασφάλεια
- ❖ Παραλληλισμός
- ❖ Κατανάλωση Ενέργειας
- ❖ Κόστος

Θεωρητικό Υπόβαθρο 2/2



Linux™






Ανάλυση Αλγορίθμου


- ✓ Ανάλυση Προγράμματος Vitis HLS
- ✓ Παρουσίαση Αλγορίθμου Κρυπτογράφησης
 - ✓ Δοκιμές Επαλήθευσης

Εξέλιξη Συστήματος Κρυπτογράφησης




Vitis HLS

- Το Vivado HLS (High Level Synthesis) της Xilinx - AMD® είναι ένα εργαλείο σχεδίασης που επιτρέπει τη δημιουργία και υλοποίηση application-specific IPs χρησιμοποιώντας γλώσσες προγραμματισμού υψηλού επιπέδου, όπως η C και η C++.




SHA-256

Ο SHA-256 (Secure Hash Algorithm 256-bit) είναι ένας από τους πιο ευρέως χρησιμοποιούμενους αλγόριθμους κατακερματισμού που αναπτύχθηκε από την Εθνική Υπηρεσία Ασφάλειας των ΗΠΑ (NSA) και δημοσιεύτηκε από το Εθνικό Ινστιτούτο Προτύπων και Τεχνολογίας (NIST). Είναι μέρος της οικογένειας αλγορίθμων SHA-2.



Μέγεθος Μηνύματος




Μη αντιστρέψιμη διαδικασία
(Fingerprints)




Μήκος Σύνοψης (Digest)

- Αλγόριθμος με μαθηματικές πράξεις χωρίς κλειδί
- Αντοχή σε Επίθεση
- Ασφάλεια



Εφαρμογές του αλγορίθμου SHA-256



Αυθεντικοποίηση πακέτων λογισμικού Debian

Unix & Linux για ασφαλή κατακερματισμό κωδικών πρόσβασης

Κρυπτονομίσματα (Bitcoin) επαλήθευση συναλλαγών

Πρωτόκολλα ασφαλείας




Βασικές Λειτουργίες του SHA-256 1/2

Οι βασικές λειτουργίες που εκτελούνται είναι οι ακόλουθες:


- Οι λογικές πράξεις **AND**, **XOR** και **OR** αναπαρίστανται με τα σύμβολα $\wedge$, $\oplus$, $\vee$.
- Οι πράξεις **συμπληρώματος κατά δύο** συμβολίζονται με το σύμβολο $\neg$.
- Η ακέραια πρόσθεση **modulo** 2^{32} που αναπαρίσται με το σύμβολο $+$.
- Η **συνένωση δύο δυαδικών λέξεων** προσδιορίζεται από το σύμβολο $\#$.
- **SHIFTRIGHT** $(x, c) = ((x) \gg (c))$, χρησιμοποιείται για να αναπαραστήσει την πράξη δυαδικής μετατόπισης κατά δεξιά μιας δυαδικής λέξης x κατά ένα ακέραιο ποσό c bits, αποβάλλοντας τα δεξιότερα c bits και αντικαθιστώντας τα με μηδενικά στα αριστερά.
- **ROTATIONRIGHT** $(x, c) = (((x) \gg (c)) \vee ((x) \ll (32 - (c))))$, είναι η πράξη περιστροφής προς τα δεξιά (κυκλική δεξιά μετατόπιση), όπου τα δεξιότερα c bit δεν απορρίπτονται. Αντίθετα συμπληρώνονται στην αριστερή πλευρά της δυαδικής λέξης.

Βασικές Λειτουργίες του SHA-256 2/2

- 64 δυαδικές λέξεις $W(64)$ των 32 bit που πηγαίνουν από το δεκαδικό μέρος των κυβικών ριζών των πρώτων 64 πρώτων αριθμών.
- Υπάρχουν 2 τριμερείς συναρτήσεις που δέχονται 3 εισόδους και 4 μοναδιαίες. (ROTATIONRIGHT (a, b) , CH (x, y, z) , MAJ (x, y, z) , EP0 (x) , EP1 (x) , SIG0(x) , SIG1(x))
- Για να διασφαλιστεί ότι το μήνυμα είναι ακέραιο πολλαπλάσιο του 512 bit, το μήνυμα συμπληρώνεται με μια μορφή padding αν χρειαστεί. Συγκεκριμένα, συμπληρώνεται με μηδενικά μέχρι να έχει μήκος 448 bits.
- Διαδικασία της Συμπίεσης = πράξεις + μετατοπισμός προς τα δεξιά των bit




Το κόκκινο σχήμα  είναι η πρόσθεση modulo 2^{32} για SHA-256, ή 2^{64} για SHA-512



Βελτίωση & Επικύρωση

- ✓ Βελτιστοποίηση περιφερειακού HLS
- ✓ Δημιουργία δυναμικού Testbench
- ✓ Σύγκριση αποτελεσμάτων στο Modelsim

Εξέλιξη Συστήματος Κρυπτογράφησης




Βελτιστοποίηση περιφερειακού HLS

* * *


Directives

```
void my_function(x, y, z) {
    for (m=3;m>=0;m--){
        Read;
        Compute;
        Write;
    }
}
```




(a)

Rolled Loop (Default)




Unrolled Loop



(b)

```
void my_top_function(x, y, z) {
    for (n=3;n>=0;n--){
        a[n] = b[n] * c[n];
    }
}
```

Εκτέλεση Assembly




[illegible][illegible]


```

10  LIBRARY IEEE;
11  use IEEE.std_logic_1164.all;
12  use IEEE.numeric_std.all;
13
14  ENTITY SDR25500 IS
15
16      Port ( reset : in STD_LOGIC;
17
18            clock : in STD_LOGIC;
19            --input data signal
20            datain : in STD_LOGIC_VECTOR(15 downto 0);
21            --input clock signal
22            lsbclk : in STD_LOGIC;
23            enable : in STD_LOGIC;
24            --output data signal
25            dataout : out STD_LOGIC_VECTOR(15 downto 0);
26            --input clock signal
27            rdclk : in STD_LOGIC);
28
29  end SDR25500;
30
31  architecture Behavioral of SDR25500 is
32
33      type Shift to array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
34
35      constant sig0 : Shift := (
36          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
37
38      constant sig1 : Shift := (
39          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
40
41      constant sig2 : Shift := (
42          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
43
44      constant sig3 : Shift := (
45          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
46
47      constant sig4 : Shift := (
48          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
49
50      constant sig5 : Shift := (
51          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
52
53      constant sig6 : Shift := (
54          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
55
56      constant sig7 : Shift := (
57          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
58
59      constant sig8 : Shift := (
60          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
61
62      constant sig9 : Shift := (
63          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
64
65      constant sig10 : Shift := (
66          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
67
68      constant sig11 : Shift := (
69          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
70
71      constant sig12 : Shift := (
72          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
73
74      constant sig13 : Shift := (
75          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
76
77      constant sig14 : Shift := (
78          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
79
80      constant sig15 : Shift := (
81          "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000", "00000000");
82
83      type array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
84
85      signal s0 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
86
87      signal s1 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
88
89      signal s2 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
90
91      signal s3 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
92
93      signal s4 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
94
95      signal s5 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
96
97      signal s6 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
98
99      signal s7 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
100
101      signal s8 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
102
103      signal s9 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
104
105      signal s10 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
106
107      signal s11 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
108
109      signal s12 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
110
111      signal s13 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
112
113      signal s14 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
114
115      signal s15 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
116
117      signal s16 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
118
119      signal s17 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
120
121      signal s18 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
122
123      signal s19 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
124
125      signal s20 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
126
127      signal s21 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
128
129      signal s22 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
130
131      signal s23 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
132
133      signal s24 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
134
135      signal s25 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
136
137      signal s26 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
138
139      signal s27 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
140
141      signal s28 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
142
143      signal s29 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
144
145      signal s30 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
146
147      signal s31 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
148
149      signal s32 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
150
151      signal s33 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
152
153      signal s34 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
154
155      signal s35 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
156
157      signal s36 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
158
159      signal s37 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
160
161      signal s38 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
162
163      signal s39 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
164
165      signal s40 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
166
167      signal s41 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
168
169      signal s42 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
170
171      signal s43 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
172
173      signal s44 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
174
175      signal s45 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
176
177      signal s46 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
178
179      signal s47 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
180
181      signal s48 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
182
183      signal s49 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
184
185      signal s50 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
186
187      signal s51 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
188
189      signal s52 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
190
191      signal s53 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
192
193      signal s54 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
194
195      signal s55 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
196
197      signal s56 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
198
199      signal s57 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
200
201      signal s58 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
202
203      signal s59 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
204
205      signal s60 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
206
207      signal s61 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
208
209      signal s62 : array (0 to 3) of STD_LOGIC_VECTOR(15 downto 0);
209

```

ARM - SoC design and implementation






05


Σχεδίαση & Υλοποίηση

- ✓ Μεθοδολογία Σχεδιασμού
- ✓ Δημιουργία Συστήματος
- ✓ Αποτελέσματα Υλοποίησης



* * *

Εξέλιξη Συστήματος Κρυπτογράφησης



Θεωρητικός Σχεδιασμός Συστήματος

Σύστημα Κρυπτογράφησης


Περιφερειακό

- RTL (Hash)
- VHDL & Verilog


Περιβάλλον Vivado

- Zynq UltraScale+ MPSoC
- AXI Interconnect

Bitstream (.bit) & IP
File (.hwh)






Υλοποίηση Συστήματος Κρυπτογράφησης



* * *


Μια εικόνα είναι χίλιες λέξεις

Στοιχεία του Συστήματος Κρυπτογράφησης



LUT	FF	BRAM	URAM	DSP	Start	Elapsed	Run Strategy
0	0	0	0	0	6/16/24, 2:13 PM	00:00:29	Vivado Synthesis Defaults (Vivado Synthesis 2023)
20274	13858	7	0	0	6/16/24, 2:13 PM	00:10:31	Vivado Implementation Defaults (Vivado Implementation 2023)


Εξέλιξη Συστήματος Κρυπτογράφησης



Βιβλιοθήκη PYNQ 1/2



Οι επικαλύψεις (Overlays) ή βιβλιοθήκες υλικού είναι προγραμματιζόμενα/διαμορφώσιμα σχέδια FPGA που επεκτείνουν την εφαρμογή του χρήστη από το σύστημα επεξεργασίας του Zynq στην προγραμματιζόμενη λογική.



- Το PYNQ παρέχει μια διεπαφή Python, η οποία επιτρέπει τον έλεγχο των επικαλύψεων στο PL από την Python που εκτελείται στο PS.

Βιβλιοθήκη PYNQ 2/2




First we must configure the hardware. We program the bitstream overlay with the instructions in its page


```
In [38]: from pynq import Overlay, allocate  
  
# Loading the overlay as described in the doctumentation  
overlay = Overlay('news.bit')
```

Ακολουθεί ζωντανή επίδειξη

Μετρικά Αποτελέσματα



* * *





Μελλοντικές Βελτιώσεις

Μελλοντικές Βελτιώσεις



Βιβλιογραφική Αναφορά



1. A. Sideris, T. Sanida, M. V. Sanida, M. Dossis, and M. Dasygenis, “Accelerate Processing of Image with the Keccak-512 Algorithm on Cryptoprocessor,” in 2023 8th South-East Europe Design Automation, Computer Engineering, Computer Networks and Social Media Conference (SEEDACECNSM), Aug. 2023, pp. 1–4. doi: 10.1109/SEEDA-CECNSM61561.2023.10470528.
2. M. Kammoun, M. Elleuchi, M. Abid, and M. S. BenSaleh, “FPGA-based implementation of the SHA-256 hash algorithm,” in 2020 IEEE International Conference on Design & Test of Integrated Micro & Nano-Systems (DTS), Jun. 2020, pp. 1–6. doi: 10.1109/DTS48731.2020.9196134.
3. Ν. Σ. Μεταξάκης, “Σχεδιασμός αλγορίθμου SHA-256 στην γλώσσα VHDL και υλοποίησή του σε FPGA,” Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης, 2022. Accessed: May 28, 2024. [Online]. Available: <https://ikee.lib.auth.gr/record/345355>
4. R. García, I. Algreto-Badillo, M. Morales-Sandoval, C. Feregrino, and R. Cumplido, “A compact FPGA-based processor for the Secure Hash Algorithm SHA-256,” Comput. Electr. Eng., vol. 40, Jan. 2013, doi: 10.1016/j.compeleceng.2013.11.014.
5. Κ. Μπαρκάτσας, “Υλοποίηση ML-AI σε high-end FPGA,” Αριστοτέλειο Πανεπιστήμιο Θεσσαλονίκης, 2022. [Online]. Available: <https://ikee.lib.auth.gr/record/342735/?ln=el>




Νίκου Ραφαήλ


Ευχαριστώ για τον χρόνο σας!

Έχετε ερωτήσεις;


nikourafail@gmail.com | +30 697 556 5773 | nikourafail.com



CREDITS: This presentation template was created by **Slidesgo**, including icons by **Flaticon** and infographics & images by **Freepik**



Diploma
Thesis 34



Βοηθητικό Υλικό

Διάγραμμα Χρονοπρογραμματισμού

Εργασία 1

Αναζήτηση και κατασκευή Περιφερειακού

Εργασία 2

Σχεδιασμός και Υλοποίηση Συστήματος

Εργασία 3

Συγγραφή Διπλωματικής Εργασίας



Οκτ 2023	Δεκ	Ιαν	Φεβρ	Απρ	Ιουν 2024
Εργασία	Περιγραφή		Ημερομηνία		Κατάσταση
Εργασία 1	Αναζήτηση και κατασκευή Περιφερειακού		Οκτωβρίου 1 - Δεκεμβρίου 15		Ολοκληρωμένη
Εργασία 2	Σχεδιασμός και Υλοποίηση Συστήματος		Δεκεμβρίου 15 - Απριλίου 10		Ολοκληρωμένη
Εργασία 3	Συγγραφή Διπλωματικής Εργασίας		Απριλίου 15 - Ιουνίου 25		Ολοκληρωμένη

Σταθερές του αλγορίθμου SHA-256

64 δυαδικές λέξεις $W(64)$ των 32 bit που πηγάζουν από το δεκαδικό μέρος των κυβικών ριζών των πρώτων 64 πρώτων αριθμών.



```
static const uint32_t W[64] = {  
    0x428a2f98, 0x71374491, 0xb5c0fbcf, 0xe9b5dba5, 0x3956c25b, 0x59f111f1, 0x923f82a4, 0xab1c5ed5,  
    0xd807aa98, 0x12835b01, 0x243185be, 0x550c7dc3, 0x72be5d74, 0x80deb1fe, 0x9bdc06a7, 0xc19bf174,  
    0xe49b69c1, 0xefbe4786, 0x0fc19dc6, 0x240calcc, 0x2de92c6f, 0x4a7484aa, 0x5cb0a9dc, 0x76f988da,  
    0x983e5152, 0xa831c66d, 0xb00327c8, 0xbf597fc7, 0xc6e00bf3, 0xd5a79147, 0x06ca6351, 0x14292967,  
    0x27b70a85, 0x2e1b2138, 0x4d2c6dfe, 0x53380dl3, 0x650a7354, 0x766a0abb, 0x81c2c92e, 0x92722c85,  
    0xa2bfe8a1, 0xa81a664b, 0xc24b8b70, 0xc76c51a3, 0xd192e819, 0xd6990624, 0xf40e3585, 0x106aa070,  
    0x19a4c116, 0x1e376c08, 0x2748774c, 0x34b0bcb5, 0x391c0cb3, 0x4ed8aa4a, 0x5b9cca4f, 0x682e6ff3,  
    0x748f82ee, 0x78a5636f, 0x84c87814, 0x8cc70208, 0x90bafffa, 0xa4506ceb, 0xbef9a3f7, 0xc67178f2  
};
```

Συναρτήσεις του αλγορίθμου SHA-256

- ✓ Οι λέξεις αναπαρίστανται σαν x , y και z .
- ✓ Υπάρχουν 2 τριμερείς συναρτήσεις που δέχονται 3 εισόδους και 4 μοναδιαίες.

```
//defining the rotations and the algorithms praxis
#define ROTATIONRIGHT(a,b) (((a) >> (b)) | ((a) << (32-(b))))

#define CH(x,y,z) (((x) & (y)) ^ (~(x) & (z)))
#define MAJ(x,y,z) (((x) & (y)) ^ ((x) & (z)) ^ ((y) & (z)))
#define EP0(x) (ROTATIONRIGHT(x,2) ^ ROTATIONRIGHT(x,13) ^ ROTATIONRIGHT(x,22))
#define EP1(x) (ROTATIONRIGHT(x,6) ^ ROTATIONRIGHT(x,11) ^ ROTATIONRIGHT(x,25))
#define SIG0(x) (ROTATIONRIGHT(x,7) ^ ROTATIONRIGHT(x,18) ^ ((x) >> 3))
#define SIG1(x) (ROTATIONRIGHT(x,17) ^ ROTATIONRIGHT(x,19) ^ ((x) >> 10))
```

ROTATIONRIGHT (a, b): Ορίζει την κυκλική μετατόπιση δεξιά. Μετατοπίζει τα bits του a κατά b θέσεις προς τα δεξιά και τα bits που "περισσεύουν" τα μεταφέρει στην αρχή (αριστερά).

CH (x, y, z): Ορίζει τη λογική πράξη "Choice" (επιλογή). Επιλέγει bits από το y ή το z ανάλογα με τα bits του x .

MAJ (x, y, z): Ορίζει τη λογική πράξη "Majority" (πλειοψηφία). Για κάθε bit, επιστρέφει το bit που εμφανίζεται περισσότερο στα x , y , και z .

EP0 (x): Ορίζει τη συνάρτηση "Sum 0". Κάνει τρεις κυκλικές μετατοπίσεις δεξιά και παίρνει το XOR των αποτελεσμάτων.


EP1 (x): Ορίζει τη συνάρτηση "Sum 1". Κάνει τρεις κυκλικές μετατοπίσεις δεξιά και παίρνει το XOR των αποτελεσμάτων.

SIG0(x): Ορίζει τη συνάρτηση "Sigma 0". Κάνει δύο κυκλικές μετατοπίσεις δεξιά και μια κανονική μετατόπιση δεξιά, παίρνοντας το XOR των αποτελεσμάτων.

SIG1(x): Ορίζει τη συνάρτηση "Sigma 1". Κάνει δύο κυκλικές μετατοπίσεις δεξιά και μια κανονική μετατόπιση δεξιά, παίρνοντας το XOR των αποτελεσμάτων.

Διαδικασία Padding του αλγορίθμου SHA-256

- ✓ Για να διασφαλιστεί ότι το μήνυμα είναι ακέραιο πολλαπλάσιο του 512 bit, το μήνυμα συμπληρώνεται με μια μορφή padding αν χρειαστεί. Συγκεκριμένα, συμπληρώνεται με μηδενικά μέχρι να έχει μήκος 448 bits.



Δρομολόγηση μηνύματος του SHA-256

- ✓ Οι πρώτες 16 λέξεις παράγονται διαιρώντας το αρχικό μήνυμα των 512 bit και την καταχώριση αυτών των τιμών σε καταχωρητές 32 bit.
- ✓ Για να παράγουμε τις υπόλοιπες 48 λέξεις, χρησιμοποιούμε μερικές από τις λειτουργίες που παρουσιάσαμε νωρίτερα.



$$W[i] := W[i - 16] + s_0 + W[i - 7] + s_1$$


Διαδικασία της Συμπίεσης του SHA-256

```

for(i από 0 έως 63)
{
  S1 = (e rightrotate 6) xor (e rightrotate 11) xor (e rightrotate 25)
  ch = (e and f) xor ((not e) and g)
  temp1 = h + s1 + ch + m[i] + w[i]
  s0 = (a rightrotate 2) xor (a rightrotate 13) xor (a rightrotate 22)
  maj = (a and b) xor (a and c) xor (b and c)
  temp2 = s0 + maj

  h = g
  g = f
  f = e
  e = d + temp1
  d = c
  c = b
  b = a
  a = temp1 + temp2
}

```



Το κόκκινο σχήμα  είναι η πρόσθεση modulo 2^{32} για SHA-256, ή 2^{64} για SHA-512

Αρχικοποίηση τιμών Hashing:

(αποτελούν τα πρώτα 32 bit των κλασματικών μερών των τετραγωνικών ριζών των 8 πρώτων αριθμών 2..19):

```
h0 := 0x6a09e667
h1 := 0xbb67ae85
h2 := 0x3c6ef372
h3 := 0xa54ff53a
h4 := 0x510e527f
h5 := 0x9b05688c
h6 := 0x1f83d9ab
h7 := 0x5be0cd1
```

Αρχικοποίηση του πίνακα σταθερών:

(αποτελείται από τα πρώτα 32 bits των κλασματικών μερών των κυβικών ριζών των πρώτων 64 πρώτων αριθμών 2..311):

```
W[0..63] := 0x428a2f98, 0x71374491, 0xb5c0fbcf, 0xe9b5dba5, 0x3956c25b, 0x59f111f1,
0x923f82a4, 0xab1c5ed5, 0xd807aa98, 0x12835b01, 0x243185be, 0x550c7dc3, 0x72be5d74,
0x80deb1fe, 0x9bdc06a7, 0xc19bf174, 0xe49b69c1, 0xefbe4786, 0x0fc19dc6, 0x240ca1cc,
0x2de92cf6, 0x4a7484aa, 0x5cb0a9dc, 0x76f988da, 0x983e5152, 0xa831c66d, 0xb00327c8,
0xbf597fc7, 0xc6e00bf3, 0xd5a79147, 0x06ca6351, 0x14292967, 0x27b70a85, 0x2e1b2138,
0x4d2c6dfc, 0x53380d13, 0x650a7354, 0x766a0abb, 0x81c2c92e, 0x92722c85, 0xa2bfe8a1,
0xa81a664b, 0xc24b8b70, 0xc76c51a3, 0xd192e819, 0xd6990624, 0xf40e3585, 0x106aa070,
0x19a4c116, 0x1e377c08, 0x2748774c, 0x34b0bcb5, 0x391c0cb3, 0x4ed8aa4a, 0x5b9cca4f,
0x682e6ff3, 0x748f82ee, 0x78a5636f, 0x84c87814, 0x8cc70208, 0x90bfeffa, 0xa4506ceb,
0xbef9a3f7, 0xc67178f2
```

Επεξεργασία του μηνύματος σε διαδοχικά τμήματα των 512 bit:

Απαιτείται ο τεμαχισμός του μηνύματος σε κομμάτια των 512 bit

για κάθε τεμάχιο:

```
{
  Δημιουργία ενός πίνακα μηνύματος 64 καταχωρήσεων m[0..63] από λέξεις 32-bit
  (Οι αρχικές τιμές στο w[0..63] δεν έχουν σημασία)
  Αντιγραφή των τμημάτων στις πρώτες 16 λέξεις m[0..15] του πίνακα μηνυμάτων
```

Επέκταση των πρώτων 16 λέξεων στις υπόλοιπες 48 λέξεις m[16..63] του πίνακα μηνυμάτων:
for i από 16 έως 63

```
{
  (Εκτέλεση των παρακάτω πράξεων)
  s0 := (m[i-15] rightrotate 7) xor (m[i-15] rightrotate 18) xor (m[i-15] rightshift 3)
  s1 := (m[i-2] rightrotate 17) xor (m[i-2] rightrotate 19) xor (m[i-2] rightshift 10)
  m[i] := m[i-16] + s0 + m[i-7] + s1
}
```

Αρχικοποίηση των μεταβλητών εργασίας a έως h στην παρούσα τιμή hashing:

```
a := h0
b := h1
c := h2
d := h3
e := h4
f := h5
g := h6
h := h7
```

Κύριος βρόχος λειτουργίας συμπίεσης (βασική πράξη):

for i από 0 έως 63

```
{
  (Εκτέλεση των παρακάτω πράξεων και μετασχηματισμός των τιμών προς τα κάτω)
  S1 := (e rightrotate 6) xor (e rightrotate 11) xor (e rightrotate 25)
  ch := (e and f) xor ((not e) and g)
  temp1 := h + S1 + ch + m[i] + W[i]
  S0 := (a rightrotate 2) xor (a rightrotate 13) xor (a rightrotate 22)
  maj := (a and b) xor (a and c) xor (b and c)
  temp2 := S0 + maj
```

```
h := g
g := f
f := e
e := d + temp1
d := c
c := b
b := a
a := temp1 + temp2
}
```

Προσθήκη του συμπίεσμένου κομματιού στην παρούσα τιμή hashing:




```
h0 := h0 + a
h1 := h1 + b
h2 := h2 + c
h3 := h3 + d
h4 := h4 + e
h5 := h5 + f
h6 := h6 + g
h7 := h7 + h
```

Παραγωγή της τελικής τιμής κατακερματισμού (big-endian):
digest := hash := h0 append h1 append h2 append h3 append h4 append h5 append h6 append h7

Προεπεξεργασία (Padding):

- Ξεκίνα με το αρχικό μήνυμα μήκους L bits.
- Προσθήκη ενός μόνο bit «1».
- Προσθήκη K bit «0», όπου K είναι ο ελάχιστος αριθμός ≥ 0 τέτοιο ώστε $(L + 1 + K + 64)$ να είναι πολλαπλάσιο του 512.
- Προσάρτηση του L ως ακέραιου big-endian αριθμού 64 bit, καθιστώντας το συνολικό μέγεθος του επεξεργασμένου μηνύματος να έχει μήκος πολλαπλάσιο των 512 bit.
- Right Rotate (κυκλική δεξιά μετατόπιση):** Μετακινεί τα bits μιας λέξης προς τα δεξιά, με τα bits που "φεύγουν" από τη μία άκρη να επανεισάγονται στην άλλη άκρη.
- Right Shift (δεξιά μετατόπιση):** Μετακινεί τα bits μιας λέξης προς τα δεξιά, εισάγοντας μηδενικά (ή το πρόσημο για signed αριθμούς) στα πιο αριστερά bits που κενώνονται.

Kria KR260 Robotics Starter Kit



XZ5609-051122