Chapter 1. Conclusions

69

Many compromises have occurred during the design and implementation, mainly due to

time restrictions. These compromises are the following:

• No post synthesis design optimization was implemented.

• No post simulate design optimization was implemented..

• No Cache memory was utilized.

• No parallel module utilization was implemented.

• No floating point square root was implemented.

• No program interrupt mechanism was implemented.

• No efficient data hazard prediction and out of order execution was implemented.

• No compiler was implemented.

• No machine code generator/Processor testbench was implemented.

6.2

Future Work

In future work a few ideas have risen from this work. Some include the optimization and

work on the processor itself and are summarized in the compromise list above. Others

include work that targets in further exploiting the flexibility of FPGAs and offering

more choices to the user. One such example is the adaptation of a processor so that we

can swap and add many different module of a kind e.g. FPUs, ALUs. This will allow

the engineer to test and try many modules before choosing the appropriate. Another

possible future work is the adaptation of a more popular processor, e.g. picoblaze, with a

similar procedure. Also the creation of self adapting HDL modules is within the possible

future additions.