∆ηµοσιεύσεις

∆ηµοσιεύσεις που στηρίζεται η παρούσα ∆ιδακτορική ∆ιατριβή.

∆ιεθνή Περιοδικά (µε κρίση)

1.

Sideris, A., Sanida, T. and Dasygenis, M. (2024). Hardware acceleration design of

the SHA-3 for high throughput and low area on FPGA. Journal of Cryptographic

Engineering, 1-13.

(Q2)

2.

Sideris, A., Sanida, T. and Dasygenis, M. (2023). A Novel Hardware Architecture

for Enhancing the Keccak Hash Function in FPGA Devices. Information, 14(9),

475.

(Q2)

3.

Sideris, A.

and

Dasygenis,

M.

(2023).

Enhancing

the

Hardware

Pipelining

Optimization Technique of the SHA-3 via FPGA. Computation, 11(8), 152.

(Q2)

4.

Sideris, A., Sanida, T., Tsiktsiris, D., and Dasygenis, M. (2022).

Acceleration

of Image Processing with SHA-3 (Keccak) Algorithm using FPGA. Journal of

Engineering Research and Sciences, 1(7), 20–28.

5.

Sideris, A.,

Sanida,

T.

and

Dasygenis,

M.

(2020).

High

throughput

implementation

of

the

keccak

hash

function

using

the

nios-ii

processor.

Technologies, 8(1), 15.

(Q1)

Πρακτικά ∆ιεθνών Συνεδρίων (µε κρίση)

1.

Sideris, A.,

Sanida,

T.,

Sanida,

M.

V.,

Dossis,

and

M.,

Dasygenis,

M.

(2023).

Accelerate

Processing

of

Image

with

the

Keccak-512

Algorithm

on

Cryptoprocessor.

In

2023

8th

South-East

Europe

Design

Automation,

Computer

Engineering,

Computer

Networks

and

Social

Media

Conference

(SEEDA-CECNSM) (pp. 1-4). IEEE.

viii