Βιβλιογραϕία

162

[Σ9] Sideris, A., Sanida, T., Chatzisavvas, A., Dossis, M. and Dasygenis, M. (2022,

September).

High Throughput of Image Processing with Keccak Algorithm

using

Microprocessor

on

FPGA.

In

2022

7th

South-East

Europe

Design

Automation,

Computer

Engineering,

Computer

Networks

and

Social

Media

Conference (SEEDA-CECNSM) (pp. 1-4). IEEE.

[Σ10] Sideris, A., Sanida, T., Tsiktsiris, D. and Dasygenis, M. (2022). Image hashing

based on sha-3 implemented on fpga.

In Recent Advances in Manufacturing

Modelling and Optimization:

Select Proceedings of RAM 2021 (pp.

521-530).

Singapore: Springer Nature Singapore.

[Σ11] Tsiktsiris, D., Sanida, T., Sideris, A. and Dasygenis, M. (2022). Accelerated

Defective Product Inspection on the Edge Using Deep Learning.

In Recent

Advances in Manufacturing Modelling and Optimization: Select Proceedings of

RAM 2021 (pp. 185-191). Singapore: Springer Nature Singapore.

[Σ12] Sanida, T., Tsiktsiris, D., Sideris, A. and Dasygenis, M. (2021, July).

A

Heterogeneous Lightweight Network for Plant Disease Classification.

In 2021

10th International Conference on Modern Circuits and Systems Technologies

(MOCAST) (pp. 1-4). IEEE.

[Σ13] Sideris, A., Sanida, T. and Dasygenis, M. (2020, December). High throughput

pipelined

implementation

of

the

sha-3

cryptoprocessor.

In

2020

32nd

International Conference on Microelectronics (ICM) (pp. 1-4). IEEE.

[Σ14] Sanida, T., Sideris, A. and Dasygenis, M. (2020, September). Accelerating the AES

algorithm using opencl. In 2020 9th International conference on modern circuits

and systems technologies (MOCAST) (pp. 1-4). IEEE.

[Σ15] Sanida, T., Sideris, A. and Dasygenis, M. (2020, September). A heterogeneous

implementation

of

the

Sobel

edge

detection

filter

using

OpenCL.

In

2020

9th International Conference on Modern Circuits and Systems Technologies

(MOCAST) (pp. 1-4). IEEE.

[Σ16] Sideris, A., Sanida, T. and Dasygenis, M. (2019, November).

Hardware

acceleration of the aes algorithm using nios-ii processor.

In 2019 Panhellenic

Conference on Electronics and Telecommunications (PACET) (pp. 1-5). IEEE.

[Σ17] Sideris, A., Sanida, T. and Dasygenis, M. (2019, May). Hardware acceleration

of

SHA-256

algorithm

using

NIOS-II

processor.

In

2019

8th

International