132
βελτιστοποίηση
της
κρίσιµης
διαδροµής,
η
οποία
καθορίζει
τη
µέγιστη
συχνότητα λειτουργίας του κυκλώµατος, είναι κοµβικής σηµασίας, καθώς η
µείωση της καθυστέρησης σε αυτό το σηµείο αποδίδει άµεσα επιτάχυνση και
βελτίωση της απόδοσης.
Αναλύοντας τις διάϕορες προσεγγίσεις, µπορούµε να καταλήξουµε στα εξής
συµπεράσµατα:
Η
διασωλήνωση
είναι
µία
από
τις
πιο
διαδεδοµένες
τεχνικές
για
την
βελτίωση της απόδοσης σε FPGA. Αυτή η τεχνική αυξάνει την αποδοτικότητα
της
επεξεργασίας
µε
τη
διαίρεση
του
υπολογισµού
σε
διάϕορα
στάδια,
επιτρέποντας την ταυτόχρονη επεξεργασία διαϕορετικών δεδοµένων.
Κάθε
στάδιο της διασωλήνωσης εκτελεί µέρος του υπολογισµού και στη συνέχεια
περνά το αποτέλεσµα στο επόµενο στάδιο. Αυτό µειώνει τον συνολικό χρόνο
απαιτούµενο για την επεξεργασία µιας σειράς δεδοµένων, καθώς κάθε στοιχείο
δεδοµένων µετακινείται µέσω του αγωγου σε κάθε κύκλο ρολογιού.
Το
ξετύλιγµα
του
βρόχου
αυξάνει
την
ταχύτητα
εκτέλεσης
µε
τη
µείωση
του αριθµού των επαναλήψεων του βρόχου, εκτελώντας πολλαπλές εντολές
του βρόχου ταυτόχρονα.
Το ξετύλιγµα του βρόχου µειώνει τον αριθµό των
επαναλήψεων ενός βρόχου αυξάνοντας τον αριθµό των εντολών εντός κάθε
επανάληψης.
Αυτό
µειώνει
τον
συνολικό
αριθµό
των
κύκλων
ρολογιού
απαιτούµενων για την εκτέλεση του αλγορίθµου, καθώς µειώνεται ο χρόνος
που αϕιερώνεται σε διαχειριστικές λειτουργίες του βρόχου, όπως η εκτίµηση
της συνθήκης επανάληψης και η ενηµέρωση των µεταβλητών ελέγχου. Κατά
αυτόν τον τρόπο, η εκτέλεση του αλγορίθµου γίνεται πιο αποτελεσµατική,
καθώς
το
ξετύλιγµα
επιτρέπει
την
παράλληλη
επεξεργασία
πολλαπλών
εντολών του βρόχου σε κάθε επανάληψη.
Η
ταυτόχρονη
εϕαρµογή
των
δύο
τεχνικών
µπορεί
να
προσϕέρει
έναν
ιδιαίτερα
αποδοτικό
τρόπο
για
την
επιτάχυνση
της
απόδοσης
των
κρυπτογραϕικών
αλγορίθµων
σε
περιβάλλοντα
FPGA.
Η
διασωλήνωση
µειώνει
την
καθυστέρηση
επιτρέποντας
την
ταυτόχρονη
επεξεργασία
διαϕορετικών δεδοµένων, ενώ το ξετύλιγµα βελτιώνει τη απόδοση µέσω της
µείωσης του αριθµού των κύκλων ρολογιού απαιτούµενων για την εκτέλεση
του βρόχου.
3.
Πώς
συγκρίνονται
οι
νέες
υλοποιήσεις
του
SHA-3
σε
FPGA
από
άποψη
ρυθµαπόδοσης,
αποδοτικότητας
και
επιτάχυνσης
µε
άλλες
υϕιστάµενες