background image

131

προς την κατανάλωση πόρων και επαρκείς για εϕαρµογές µε περιορισµένες

απαιτήσεις. Ωστόσο, οι υλοποιήσεις αυτές υστερούν ως προς την επιτάχυνση,

γεγονός

που

τις

καθιστά

λιγότερο

κατάλληλες

για

εϕαρµογές

υψηλών

επιδόσεων.

Αντίθετα,

οι

στρατηγικές

διασωλήνωσης,

ξετυλίγµατος

και

ο

συνδυασµός

τους (διασωλήνωση/ξετύλιγµα) αποτελούν καθοριστικούς µηχανισµούς για

την επίτευξη σηµαντικής επιτάχυνσης και βελτίωσης της συνολικής απόδοσης.

Η

διασωλήνωση

µειώνει

την

κρίσιµη

διαδροµή

και

επιτρέπει

υψηλότερες

συχνότητες

λειτουργίας,

ενώ

το

ξετύλιγµα

αυξάνει

τον

παραλληλισµό

εκτελώντας

πολλαπλούς

γύρους

ανά

κύκλο

ρολογιού.

Ο

συνδυασµός

των

δύο τεχνικών µπορεί να προσϕέρει τις µέγιστες δυνατότητες επιτάχυνσης,

οδηγώντας σε υλοποιήσεις µε εξαιρετικά υψηλή ρυθµαπόδοση και ταχύτερη

εκτέλεση.

Η αρχιτεκτονική των υλοποιήσεων του SHA-3 σε FPGA οϕείλει να ισορροπεί

ανάµεσα στη ρυθµαπόδοση, την κατανάλωση πόρων και την αποδοτικότητα.

Οι βασικές προκλήσεις περιλαµβάνουν την εξισορρόπηση µεταξύ ταχύτητας

και

πολυπλοκότητας,

καθώς

και

τη

βελτιστοποίηση

της

χρήσης

των

περιορισµένων πόρων.

Για εϕαρµογές που απαιτούν τη µέγιστη δυνατή απόδοση και ελάχιστο χρόνο

εκτέλεσης, οι τεχνικές διασωλήνωσης, ξετυλίγµατος και ο συνδυασµός τους

συνιστούν

την

καταλληλότερη

επιλογή,

παρά

την

αυξηµένη

κατανάλωση

πόρων.

Από

την

άλλη

πλευρά,

σε

περιβάλλοντα

µε

περιορισµένη

διαθεσιµότητα

πόρων,

οι

σειριακές

υλοποιήσεις

µπορούν

να

αποτελέσουν

µια

πιο

οικονοµική

λύση,

αν

και

υστερούν

σε

όρους

επιτάχυνσης

και

ρυθµαπόδοσης.

2.

Ποιες µέθοδοι και τεχνικές επιτάχυνσης µπορούν να βελτιώσουν σηµαντικά

την

απόδοση

του

κρίσιµου

µονοπατιού

της

συνάρτησης

κατακερµατισµού

SHA-3 σε περιβάλλοντα FPGA

;

Η

βελτίωση

της

απόδοσης

του

κρίσιµου

µονοπατιού

αποτελεί

θεµελιώδη

προϋπόθεση

για

την

αύξηση

της

ρυθµαπόδοσης

και

της

συνολικής

αποδοτικότητας

του

συστήµατος.

Η

εκµετάλλευση

του

ενδογενή

παραλληλισµού

του

αλγορίθµου

SHA-3,

ειδικότερα

σε

υλοποιήσεις

µε

FPGA,

επιτρέπει

την

ταυτόχρονη

επεξεργασία

δεδοµένων

σε

διαϕορετικά

στάδια του αλγορίθµου, γεγονός που οδηγεί σε ουσιαστική επιτάχυνση και

σε µείωση του συνολικού χρόνου εκτέλεσης.

Η ανάλυση και η στοχευµένη